Beberapa implementasi open source dari arsitektur SPARC:

  1. LEON, implementasi 32-bit, Versi 8 SPARC, dirancang khusus untuk penggunaan ruang. Kode sumber ditulis dalam VHDL, dan dilisensikan di bawah GPL.
  2. OpenSPARC T1, dirilis pada 2006, implementasi 64-bit, 32-thread sesuai dengan Arsitektur UltraSPARC 2005 dan SPARC Versi 9 (Level 1). Kode sumber ditulis dalam Verilog, dan dilisensikan di bawah banyak lisensi. Kebanyakan kode sumber OpenSPARC T1 dilisensikan di bawah GPL. Sumber berdasarkan proyek open source yang ada akan terus dilisensikan di bawah lisensi mereka saat ini. Program biner dilisensikan berdasarkan perjanjian lisensi perangkat lunak biner.
  3. S1, inti CPU yang mendukung Wishbone 64-bit berdasarkan pada desain OpenSPARC T1. Ini adalah inti UltraSPARC v9 tunggal yang mampu 4-way SMT. Seperti T1, kode sumber dilisensikan di bawah GPL.
  4. OpenSPARC T2, dirilis pada 2008, implementasi 64-bit, 64-thread yang sesuai dengan Arsitektur UltraSPARC 2007 dan SPARC Versi 9 (Level 1). Kode sumber ditulis dalam Verilog, dan dilisensikan di bawah banyak lisensi. Kebanyakan kode sumber OpenSPARC T2 dilisensikan di bawah GPL. Sumber berdasarkan proyek sumber terbuka yang ada akan terus dilisensikan di bawah lisensi mereka saat ini. Program biner dilisensikan di bawah Perjanjian Lisensi Perangkat Lunak biner.

Simulator sumber terbuka penuh untuk arsitektur SPARC

RAMP Gold, implementasi SPARC Versi 8 32-bit, 64-thread, dirancang untuk simulasi arsitektur berbasis FPGA. RAMP Gold ditulis dalam ~ 36.000 baris SystemVerilog, dan dilisensikan di bawah lisensi BSD.